Homepage  Il progetto dsy.it è l'unofficial support site dei corsi di laurea del Dipartimento di Scienze dell'Informazione e del Dipartimento di Informatica e Comunicazione della Statale di Milano. E' un servizio degli studenti per gli studenti, curato in modo no-profit da un gruppo di essi. I nostri servizi comprendono aree di discussione per ogni Corso di Laurea, un'area download per lo scambio file, una raccolta di link e un motore di ricerca, il supporto agli studenti lavoratori, il forum hosting per Professori e studenti, i blog, e molto altro...
In questa sezione è indicizzato in textonly il contenuto del nostro forum


.dsy:it. .dsy:it. Archive > Didattica > Corsi A - F > Architettura degli elaboratori e delle reti
 
Macchine a stati finiti
Clicca QUI per vedere il messaggio nel forum
Guccio
Raga qualcuno sa come si risolve questo esercizio? Non mi torna come fare a fare dipendere lo stato prossimo dall'ingresso precedente

Progettare una macchina a stati finiti di Moore che accetti in ingresso due bit, b0 e b1, e sia caratterizzata
da una linea d’uscita Y che vale “1” solo quando il valore corrente della parola di due bit in ingresso è uguale
alla parola precedente. I valori dell’ingresso vengono valutati ogni centesimo di secondo. Allo stato iniziale, la
macchina considera come parola precedente “00”.
Si determinino STG, STT, STT codificata e struttura circuitale del sistema completo, senza trascurare la gestione
del segnale di clock e avendo cura di semplificare il più possibile le funzioni prima di tradurle in circuito.

Vi ringrazio anticipatamente

Powered by: vbHome (lite) v4.1 and vBulletin v2.3.1 - Copyright ©2000 - 2002, Jelsoft Enterprises Limited
Mantained by dsy crew (email) | Collabora con noi | Segnalaci un bug | Archive | Regolamento |Licenze | Thanks | Syndacate