[Esercizio] Cache (dubbio)
Clicca QUI per vedere il messaggio nel forum |
| niko_2307 |
Si progetti e si disegni lo schema dettagliato(espicitando tutti i campi) di una memoria cache a mappatura diretta, associata ad un processore con bus dati di 16 bit e bus indirizzi di 24 bit. La capacità totale della cache sia di 64 kbyte e la dimensione del blocco di 32 parole.
Spiego il mio dubbio:
innanzitutto non viene descritto la grandezza di una parola,
io ho ipotizzato ke sia 4 byte, quindi ottento nella memoria 16k parole indirizzabili su 512 linee
-MA SE IL BUS DATI E' DI 16 BIT COME FA A TRASFERIRE 32 PAROLE DI 4 BYTE (1024 BIT) ????
- ESISTE LA POSSIBILITA' CHE LA PAROLA SIA DI MEZZO BIT ???
help me!! |
| Marcoverga |
Bus dati 16 bit --> parole di 16 bit (2 byte)
blocco di 32 parole --> ogni linea di cache ha 32 parole
32 (parole) * 16(bit/parola) --> 512 bit (ogni linea ha 512 bit)
64K / 512 bit --> 128 linee
Adesso suddividi i campi per l'indirizzo:
2 bit per il Byte offset (byte all'interno della parola, non usato nell'indirizzamento)
5 bit per il word offset (32 parole, quindi 5 bit)
7 bit per l'indice di linea (128 linee)
Tag = 24 - (7+5+2) --> 10 bit |
| niko_2307 |
grazie mille sei stato di enorme aiuto....non come le slide del marchi....
ps. ma l'offset del byte non dovrebbe essere di un 1 bit dato ke trattiamo mezzeparole?? |
| Marcoverga |
| Si, hai ragione... Dev'essere di un byte! |
|
|
|
