.dsy:it. - Architettura degli elaboratori e delle reti

Il progetto dsy.it è l'unofficial support site dei corsi di laurea del Dipartimento di Scienze dell'Informazione e del Dipartimento di Informatica e Comunicazione della Statale di Milano. E' un servizio degli studenti per gli studenti, curato in modo no-profit da un gruppo di essi. I nostri servizi comprendono aree di discussione per ogni Corso di Laurea, un'area download per lo scambio file, una raccolta di link e un motore di ricerca, il supporto agli studenti lavoratori, il forum hosting per Professori e studenti, i blog, e molto altro...
In questa sezione è indicizzato in textonly il contenuto del nostro forum

.dsy:it. Archive > Didattica > Corsi A - F > Architettura degli elaboratori e delle reti

[Borghese] Cache n-associative...
Clicca QUI per vedere il messaggio nel forum

johnnyd

ragazzi come si risolvono gli esercizi di questo genere?

code:Si consideri una memoria cache 2-associativa, associata ad un processore con bus dati di 16 bit e bus
indirizzi di 32 bit. La capacità della cache è di 128 kByte complessivi e la dimensione della linea è di 4
parole.
Dimensionare la cache, definendo come viene partizionato l’indirizzo di memoria. Disegnare lo schema
dettagliato di tale memoria con il circuito di lettura, esplicitando le dimensioni di tutti i segnali. Mostrare
inoltre dove viene memorizzato, nella cache, il byte di memoria situato all’indirizzo di RAM: 0x11118888.