 |
grilmar |
.:---:.
Registered: Feb 2005
Posts: 21 (0.00 al dì)
Location:
Corso: informatica mag.
Anno: 1
Time Online: 5 Days, 12:25:45 [...]
Status: Offline
Edit | Report | IP: Logged |
[Architettura - Borghese] - risoluzione II compitino 03/04
Ciao, mi servirebbe un chiarimento sul 1° punto dell'esercizio n° 4 del II compitino del 2003/2004
Riporto il testo:
4. Con riferimento alla CPU riportata qui a fianco specificare il contenuto dei
registri ed il valore dei segnali di controllo al termine (prima della commutazione
del clock) del terzo stadio di esecuzione dell’istruzione lw: [8]
400: add $t0, $t1, $t2
404: addi $t1, $t2, 100
408: lw $t4, 0($t7)
412: beq $t5, $t6, -32
416: add $t0, $t1, $t2
Tenere conto che i codici operativi sono: add = 0, addi = 8, beq = 4, lw = 35, che il
campo funct della add = 32 e che $t0 = $7.
Come si deve modificare la CPU a destra per potere mettere la pipe-line in stallo?
[4].
Io pensavo così:
-Sapendo che gli stadi sono 5 (IF,ID,EX,MEM,WB), il termine del 3° stadio indica lo stadio EX
-Quindi i registri conterranno le istruzioni :
- IF/ID: 416: add $t0, $t1, $t2
- ID/EX: 412: beq $t5, $t6, -32
- EX/MEM: 408:lw $t4, 0($t7)
- MEM/WB: 404: addi $t1, $t2, 100
Lasciando perdere i particolari di cosa è contenuto, è giusta la mia soluzione, e quindi nei registri (prima della commutazione del clock) metto lo stato master del registro? Oppure devo mettere lo stato slave? O entrambi?
|
grilmar
