.dsy:it. (http://www.dsy.it/forum/)
- Architettura degli elaboratori e delle reti (http://www.dsy.it/forum/forumdisplay.php?forumid=210)
-- Appello Architettura II 26/6/2014 (http://www.dsy.it/forum/showthread.php?threadid=43779)

Appello Architettura II 26/6/2014

Buongiorno a tutti! Vorrei chiedere se c'è qualcuno che può indicarmi le risposte delle seguenti domande che non mi sono del tutto chiare:

1) scrivere lo scheletro di un programma assembler di risposta alle eccezioni

2) Trasformare il seguente codice:

0x00000400 addi $s5, $t2, 32
0x00000404 lw $s1, 8($t0)
0x00000408 or $t0, $s5, $t0
0x0000040C addi $t1, $s1, 96
0x00000410 sw $s2, 32($s0)
0x00000414 sub $s2, $s0, $s2

in un codice che può essere eseguito in modo efficiente da una pipeline multiple issue statica a due vie. Qual'è lo speed-up di questo codice? può essere generalizzato?

3) Quali sono i principi in base ai quali viene progettata la cache primaria e secondaria?

4) Cos'è il roof model? L'intensità aritmetica si riferisce a una CPU o ad un particolare programma?

5) Data una CPU quad-core, a 32 bit (dati float su 32 bit) con 4 cammini di calcolo per ciascun core, in ciascuno dei quali vengono elaborati dati a 128 bit. Detta CPU ha un clock di 4GHz. A questa CPU è associato un sistema di memoria che è in grado di sostenere l’elaborazione con un flusso dati dalla memoria alla CPU pari a 16Gbyte/s. Determinare la massima velocità di elaborazione della CPU per 6 diversi programmi benchmark che hanno intensità aritmetica rispettivamente di: 1⁄4, 1⁄2, 1, 4, 8, 32 e determinare se le prestazioni sono limitate dalla memoria o dal calcolo.