.dsy:it. (http://www.dsy.it/forum/)
- Architettura degli elaboratori e delle reti (http://www.dsy.it/forum/forumdisplay.php?forumid=210)
-- Esercizio Cache (http://www.dsy.it/forum/showthread.php?threadid=38536)

Esercizio Cache

Ho provato a svolgere questo esercizio sulla cache:
"Si consideri una memoria cache 4-associativa, che serve un processore con bus dati 16 bit e bus indirizzi 24 bit. La capacità totale della cache è di 64Kbyte e la dimensione del blocco è di 16 parole."

bus dati =16 bit = parole da 2 byte
dim.linea = 16*2 = 32 byte
#linee=(capacità totale cache/4)/dim.linea = 512
quindi BO=1 (perchè le parole sono da 2 byte e quindi 2^1=2)
WO=4 (perchè le linee della cache sono da parole e quindi 2^4=16)
index=10 (perchè °linee = 512 e quindi 2^10=512)
tag=24-10-4-1=9 (perchè bus ind = 24, quindi sottraggo i bit che conosco)

Sapreste dirmi se è corretto o meno? Thx

si dovrebbe essere giusto....almeno anke io l'avrei fatto così XD

si cmq dovrebbe essere giusto, ho ricontrollato anch'io... speriamo!