.dsy:it. - Esercizio CACHE IV Compitino

.dsy:it.
//www.dsy.it

Esercizio CACHE IV Compitino

Posted by lSical on 06-06-2008 22:02

Ciao, qualcuno potrebbe gentilmente aiutarmi ad interpretare questo esercizio

prensente nel compitino dell'anno scorso:
Disegnate una cache per un’architettura MIPS, a 4 vie di 1KByte per banco, e linee di 4 parole (per ciascun banco). Supponiamo
che l’indirizzamento della memoria principale sia su 32 bit. Disegnare il circuito di scrittura della cache. Definire cosa rappresenta il
campo TAG e dimensionarlo. Supponiamo che all’inizio i bit di validità siano tutti a 0. Definire cosa succede in corrsipondenza di
questo frammento di codice (se si verifica una miss, una hit e dove vengono scritti / letti i dati della cache, quale indirizzo e quale tag
vengono associati ad ogni istruzione):
sw $t0, 20($zero)
lw $t0, 64($zero)
lw $t0, 60($zero)
sw $t0, 56($zero)
sw $t0, 0($zero)
lw $t0, 20($zero)
lw $t0, 64($zero)
lw $t0, 128($zero)

vorrei sapere cosa si intende con l’indirizzamento della memoria principale sia su 32 bit, e che la cache è a 4 vie di 1KByte per banco (cioè 4 blocchi a 1kByte per via?)

Per ora credo di aver capito che:
-Se è una cache a 4 vie allora è in grado di memorizzare 4 blocchi diversi per ogni indice.
- 1kByte/4 word = 256 word all'interno della cache ?
quindi 256 word/ 4 vie = 64 =2^6 pari a 6 bit per l'indice?
perciò il tag sarebbe 32-2-6=24

poi come faccio a determinare il numero di linee?

Grazie dell'aiuto :-D

, Ciao!!!